×
ArticlesVous êtes-vous déjà demandé pourquoi votre smartphone consomme très peu d’énergie alors qu’un ordinateur de bureau en consomme énormément pour effectuer la même tâche ? La réponse réside souvent dans la conception même du processeur utilisé : RISC ou CISC.
En architecture informatique, deux modèles majeurs de jeux d’instructions ont dominé l’ingénierie des microprocesseurs : le RISC (Reduced Instruction Set Computing) et le CISC (Complex Instruction Set Computing). Ces architectures portent sur la conception et la mise en œuvre du jeu d’instructions d’un processeur, ce qui a une incidence sur l’efficacité, les performances et la configuration globale du système.
L’architecture CISC s’est imposée depuis des décennies, notamment dans les ordinateurs personnels et les serveurs. Cependant, ces dernières années, on a assisté à un passage du matériel basé sur l’architecture RISC à l’architecture CISC, car cette dernière utilise des jeux d’instructions plus complexes, capables d’exécuter plusieurs opérations à l’aide d’une seule instruction.
Du PA-RISC physique à l'environnement Charon PAR virtualisé : découvrez la solution la plus rapide pour mettre fin à l'exploitation de votre centre de données vieillissant.
Découvrez dans cet article une comparaison entre les processeurs RISC et CISC. Découvrez les principales différences entre les architectures RISC et CISC, ainsi que les avantages d’une migration des processeurs RISC vers des processeurs CISC.
Avant d’entrer dans le vif du sujet de cet article, voici un résumé comparatif des processeurs RISC et CISC.
| Base de comparaison | Architecture RISC | Architecture CISC |
|---|---|---|
| Mise en évidence | Logiciels | Matériel |
| Taille de l’instruction | Petite | Grand |
| Registres | Utilisation d’un plus grand nombre de registres | Moins de registres requis |
| Mise en pipeline | Facile | Difficile |
| Mode d’adressage | Mode d’adressage limité requis | Mode d’adressage étendu requis |
La quasi-totalité des processeurs récents présentent des architectures différentes, basées sur l’« architecture de jeu d’instructions ». On distingue principalement deux types d’architectures :
Ces deux architectures présentent de nombreuses différences. L’architecture RISC se concentre principalement sur l’exécution des instructions, en consacrant quelques cycles de microprocesseur par instruction afin d’optimiser les performances, tandis que l’architecture CISC permet d’effectuer plusieurs opérations à l’aide d’un seul ensemble d’instructions.
De plus, il propose différentes méthodes pour gérer les modes d’accès à la mémoire, qui dépendent de l’architecture du processeur, ce qui nécessite un ensemble unique d’instructions pour effectuer de nombreuses opérations de bas niveau.
Dans les années 1960 et 1970, la mémoire coûtait cher et la programmation en langage assembleur était fastidieuse. C’est pourquoi les fabricants de puces ont intégré davantage de logique dans chaque instruction afin de réduire la quantité de code que le programmeur devait écrire à la main. C’est ainsi que le CISC a vu le jour, par nécessité.
Le RISC est apparu comme une remise en cause directe de cette philosophie. Les premiers projets RISC ont vu le jour chez IBM à la fin des années 1970 et au début des années 1980 : le projet 801 d’IBM, le projet MIPS de Stanford, ainsi que les projets RISC-I et RISC-II de l’université de Berkeley ont démontré, indépendamment les uns des autres, que des instructions plus simples et de longueur fixe Ceci était associé à un pipelining efficace capable de surpasser les mini-ordinateurs CISC, parmi lesquels figurait notamment le VAX 11/780. Les informaticiens John Hennessy (Stanford) et David Patterson (Berkeley) sont largement reconnus comme les inventeurs du terme « RISC » et ont par la suite remporté le prix ACM A.M. Turing 2017 pour l’ensemble de leurs travaux.
L’architecture RISC (Reduced Instruction Set Computing) est une architecture de processeur conçue pour exécuter des instructions simples. En termes simples, chaque commande effectue des tâches courtes et simples à une vitesse élevée. Le saviez-vous ? Selon le rapport de Modor Intelligence, les PC basés sur ARM devraient connaître un taux de croissance annuel composé (TCAC) de 12,16 % entre 2026 et 2031. Dans ce type d’architecture, la plupart des instructions ont une longueur similaire, car toutes les instructions complexes sont décomposées en un ensemble d’instructions simples grâce à un processus appelé « pipelining ».
Le pipelining est un processus en plusieurs étapes qui permet d’exécuter des instructions individuelles en un seul cycle machine afin d’augmenter la vitesse des microprocesseurs RISC. La technologie RISC utilise un ensemble restreint d’instructions, ce qui réduit le nombre de puces nécessaires pour les transistors.
Dans l’architecture RISC, le décodage requis est minimal, car les types de données disponibles au niveau matériel sont moins nombreux. Les registres nécessaires à des fins générales sont communs à tous, tandis que les modes d’adressage sont simples et que le jeu d’instructions est uniforme. Par conséquent, lors de l’exécution d’une tâche, l’architecture RISC permet de réduire le nombre de cycles nécessaires en éliminant les parties superflues du code.
Voici quelques caractéristiques de l’architecture RISC :
Voici quelques-uns des avantages liés à l’utilisation de microprocesseurs RISC dans la conception des processeurs centraux :
Voici quelques-uns des inconvénients des processeurs RISC :
Prenez rendez-vous pour une démonstration personnalisée !
L’architecture CISC (Complex Instruction Set Computing) permet d’exécuter des tâches complexes à l’aide d’une seule instruction. Elle contient les instructions correspondant aux différentes étapes nécessaires à la réalisation d’une opération dans un programme. Par conséquent, les programmes développés pour l’architecture CISC sont relativement plus petits, tandis que la taille de leur jeu d’instructions est importante et que le temps nécessaire pour obtenir un résultat est assez long.
Dans l’architecture CISC, diverses mesures sont mises en œuvre pour sécuriser chaque jeu d’instructions, ce qui implique un ensemble supplémentaire de commandes pour chaque instruction, ce qui allonge le temps nécessaire à l’exécution. En fonction de la taille de l’instruction, celle-ci peut nécessiter deux cycles machine ou plus. De plus, contrairement aux architectures RISC, elle n’utilise pas le processus de pipelining.
Voici quelques caractéristiques notables de l’architecture CISC dans les structures des processeurs :
Voici quelques caractéristiques de l’architecture CISC :
Voici quelques-uns des avantages liés à l’utilisation de microprocesseurs CISC dans la conception des processeurs centraux :
Voici quelques-uns des inconvénients des processeurs CISC :
Découvrez comment CHARON-PAR peut moderniser en toute transparence vos systèmes PA-RISC d'
.
Voici une brève analyse de la manière dont les approches architecturales RISC et CISC améliorent les performances du processeur.
Le microprocesseur RISC est plus répandu en raison de sa compatibilité avec les langages de haut niveau, car il utilise des instructions plus simples et plus rapides. Cependant, lorsqu’une tâche ou une programmation est réalisée en langage assembleur, de nombreuses instructions sont nécessaires pour mener à bien les différentes opérations, car l’exécution d’un programme en assembleur peut s’avérer très fastidieuse et source d’erreurs. C’est pourquoi l’architecture CISC a été développée afin de faciliter la programmation en assembleur.
Par exemple :
Un exercice portant sur l’addition de deux nombres de 8 bits
1. Approche de l’architecture RISC :
Ici, pour effectuer une addition, le programme est divisé en trois parties : chargement, traitement et stockage. Cela rend les programmes RISC longs et nécessite davantage de mémoire pour stocker les instructions, tout en nécessitant moins de transistors, car les commandes sont simples et moins complexes.
2. Approche de l’architecture CISC :
Voici une comparaison détaillée entre les processeurs CISC et RISC :
| Architecture CISC | Architecture RISC |
|---|---|
| L’architecture CISC est connue sous le nom de « Complex Instruction Set Computing » (informatique à jeu d’instructions complexe). | L’architecture RISC est l’acronyme de « Reduced Instruction Set Computing » (informatique à jeu d’instructions réduit). |
| Met l’accent sur le matériel. | Met l’accent sur les logiciels. |
| Fonctionne aussi bien avec une unité de commande microprogrammée qu’avec une unité de commande câblée. | Fonctionne uniquement sur l’unité de commande câblée. |
| Pour le stockage d’instructions complexes, on utilise des transistors. | Pour pouvoir utiliser davantage de registres, on a recours à des transistors. |
| On utilise moins de registres. | De nombreux registres sont utilisés. |
| La longueur des commandes ou des instructions peut varier. | Les instructions ou commandes données ont une taille fixe. |
| Il peut effectuer des opérations telles que REG vers REG, REG vers MEM et MEM vers MEM. | Il peut facilement effectuer des opérations arithmétiques de registre à registre. |
| La taille du code utilisé est réduite. | La taille du code utilisé est importante. |
| Il faut plus d’un cycle d’horloge pour exécuter une seule instruction. | Une instruction peut être exécutée en un seul cycle d’horloge. |
| De nombreuses instructions sont données pour exécuter la tâche, ce que l’on appelle également le « cycle d’instructions complexes ». | Le nombre d’instructions nécessaires à l’exécution de la tâche est inférieur à celui des architectures CISC ; on parle alors de « cycle d’instruction réduit ». |
| Les modes d’adressage sont complexes et volumineux. | Les modes d’adressage sont simples et limités. |
| Il consomme plus d’énergie que le RISC. | Il consomme moins d’énergie. |
| Utilisation réduite ou plus efficace de la mémoire vive (RAM). | Nécessite une utilisation intensive de la mémoire vive (RAM). |
| Moins de dépendance vis-à-vis de la procédure de mise en pipeline. | Cela dépend fortement de la procédure de mise en pipeline. |
| Le CISC prend en charge les tableaux. | RISC ne prend pas en charge les tableaux. |
| Pour les adresses de retour et les arguments de procédure, on utilise la pile. | En RISC, on utilise souvent des registres pour les adresses de retour et les arguments de procédure. De plus, pour certaines opérations, il est possible d’éviter les accès à la mémoire. |
| Dans les processeurs CISC, les programmes d’implémentation sont bien dissimulés par rapport aux programmes au niveau machine. C’est l’ISA qui assure une abstraction claire entre le programme et son exécution. | Les opérations au niveau machine sont plus transparentes dans les architectures RISC. De plus, certaines séquences d’instructions sont limitées par certains processeurs RISC à des fins d’efficacité. |
| Le cache unifié est utilisé par l’architecture CISC pour les données et les instructions. | L’architecture RISC utilise un cache d’instructions et un cache de données distincts. |
| Parmi les processeurs CISC, on peut citer : les ordinateurs personnels, le Motorola 68K, le x86, le PDP-11 et le VAX. | La gamme des processeurs RISC comprend les processeurs ARM, RISC-V, DEC Alpha, AMD 29K, ARC, Atmel AVR, PA-RISC, SPARC, Intel i860, Blackfin, SuperH, i960, Power, Motorola 88000, MIPS et Power. |
Les systèmes hérités vieillissants sont pour la plupart développés à l’aide d’une architecture RISC, qui manque de flexibilité, d’évolutivité et de capacité à exécuter des instructions complexes. Stromasys propose des solutions d’émulation et de virtualisation multiplateformes permettant de migrer depuis des applications héritées obsolètes vers une plateforme moderne, telle que les systèmes x86 ou le cloud.
Les serveurs x86 sont dotés d’une architecture de type CISC, ce qui leur permet d’interagir facilement avec d’autres solutions et d’exécuter des tâches complexes. Les solutions d’émulation Charon de Stromasys créent une interface similaire à celle du matériel hérité d’origine sur une plateforme plus récente, telle que x86, afin que toutes les anciennes applications fonctionnent plus efficacement.
Utilisez-vous encore du matériel RISC obsolète ? Passez à une infrastructure moderne sans avoir à réécrire une seule ligne de code grâce à Stromasys.
Quel microprocesseur est le plus performant : les processeurs CISC ou RISC ? C’est un sujet qui fait débat, car chaque approche présente ses propres atouts et faiblesses. L’évolution technologique est en train d’estomper les frontières entre les deux. Les entreprises qui s’appuient fortement sur des systèmes hérités migrent vers des plateformes modernes pour répondre à des exigences sans cesse croissantes. Si l’architecture RISC s’est avérée très utile grâce à ses instructions simples et rapides, l’évolution des technologies nécessite désormais des instructions complexes, ce qui fait de l’architecture CISC un meilleur choix pour l’exécution de certaines tâches.
Les architectures RISC et CISC représentent deux approches différentes visant à tirer le meilleur parti d’un processeur, sans qu’aucune des deux n’ait véritablement « gagné ». Il s’agit avant tout de trouver le juste équilibre entre simplicité et complexité, efficacité énergétique et performances, ainsi que rapport qualité-prix. L’architecture CISC domine le secteur de l’informatique générale grâce à l’architecture x86. Quant aux processeurs RISC, ils dominent le secteur de l’informatique mobile et embarquée grâce à ARM. Mais la stratégie la plus judicieuse consiste à comprendre les compromis plutôt qu’à désigner un vainqueur définitif.
Le débat opposant les architectures ARM et RISC-V va au-delà d'une simple rivalité technologique. Il...
Read More
Les processeurs RISC-V sont essentiellement des puces qui mettent en œuvre l'architecture de jeu d'instructions...
Read More